Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision | ||
|
didattica:triennale:architettura:ay_1516:lab [2016/06/20 17:27] francesco [Esami] |
— (current) | ||
|---|---|---|---|
| Line 1: | Line 1: | ||
| - | ====== Laboratorio Architettura degli Elaboratori ====== | ||
| - | ---- | ||
| - | ===== News ===== | ||
| - | <WRAP center round important 95%> | ||
| - | * <wrap em>**20/06/2016**: Online i risultati del compito del 16/06/2016</wrap> | ||
| - | * <wrap>**18/05/2016**: Vi comunico che la lezione di domani Giovedì 19/05/2016 è annullata.</wrap> | ||
| - | * <wrap>**09/05/2016**: Vi comunico che le lezione di Mercoledì 11/05/2016 e Giovedi 12/05/2016 si terranno regolarmente. Utilizzeremo l'aula Turing al piano terra </wrap> | ||
| - | * <wrap>**05/04/2016**: La lezione di domani Mercoledì 06/04/2016 è annullata. Riprendiamo regolarmente Giovedì 7.</wrap> | ||
| - | * <wrap>**15/03/2016**: La lezione di Mercoledì 16/03/2016 è annullata. Riprendiamo regolarmente Giovedì 17.</wrap> | ||
| - | </WRAP> | ||
| - | |||
| - | ---- | ||
| - | ===== Informazioni Generali ===== | ||
| - | <WRAP box round 95% center> | ||
| - | **Docente**: | ||
| - | * [[http://francescodeangelis.org|Francesco De Angelis]] | ||
| - | |||
| - | **Orario delle Lezioni**: | ||
| - | * Mercoledì dalle 11 alle 13 (Aula E. W. Dijkstra) | ||
| - | * Giovedì dalle 11 alle 13 (Aula E. W. Dijkstra) | ||
| - | |||
| - | **Ricevimento studenti**: | ||
| - | * Al termine delle lezioni o previo appuntamento e-mail | ||
| - | </WRAP> | ||
| - | ---- | ||
| - | ===== Obiettivi del Corso ===== | ||
| - | |||
| - | <WRAP box round 95% center> | ||
| - | Comprendere la struttura e il funzionamento di un | ||
| - | elaboratore e delle sue diverse parti hardware e software. Conoscere | ||
| - | come viene rappresentata e trattata l'informazione nei sistemi di | ||
| - | elaborazione e nei diversi livelli gerarchici di astrazione. | ||
| - | Conoscere i principi e le tecniche di programmazione dei sistemi ai | ||
| - | vari livelli con particolare enfasi alla macchina firmware e | ||
| - | assembler. Focalizzare le principali scelte di progetto delle | ||
| - | architetture di sistemi, con particolare riferimento al parallelismo ai | ||
| - | diversi livelli. | ||
| - | |||
| - | Saper analizzare criticamente, sulla base delle conoscenze acquisite nella parte teorica, i componenti dei moderni computer disponibili sul mercato. Acquisire competenze sul | ||
| - | funzionamento delle architetture a livelli grazie allo sviluppo di | ||
| - | semplici programmi in linguaggio macchina e microcodice. | ||
| - | </WRAP> | ||
| - | |||
| - | ---- | ||
| - | ===== Contenuti del Corso ===== | ||
| - | |||
| - | <WRAP round 95% center box> | ||
| - | Metodologie e tecniche di progetto (di base) per la | ||
| - | realizzazione dei dispositivi di elaborazione digitale. | ||
| - | Macchine digitali e reti logiche. Codifica delle informazioni - principali codici numerici e alfanumerici. Sintesi e ottimizzazione dei circuiti combinatori. | ||
| - | |||
| - | Il concetto di stato nei sistemi digitali. Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali. | ||
| - | Reti combinatorie, algebra della commutazione, i principali componenti combinatori: decoder, multiplexer, operatori aritmetici, | ||
| - | sintesi minima sintesi basata sulle espressioni generali e sui teoremi di espansione. | ||
| - | |||
| - | Reti sequenziali - automi a stati finiti, reti sequenziali asincrone e il FF-SR, reti sequenziali sincrone e il FF-D, reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali: contatori e registri di vario tipo. | ||
| - | Composizione di contatori, registri e reti combinatorie programmabili. | ||
| - | Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo. | ||
| - | Componenti programmabili | ||
| - | </WRAP> | ||
| - | ---- | ||
| - | ===== Materiale ===== | ||
| - | <WRAP box round center 95%> | ||
| - | **Slide del Corso** | ||
| - | * Diapositive e materiale allegato disponibile tramite cartella in [[https://drive.google.com/a/unicam.it/folderview?id=0B-8uX1ONSpw6U3h0aUkwMldpYlk&usp=sharing|google drive]] | ||
| - | |||
| - | **Altro** | ||
| - | * [[http://www.cburch.com/logisim/|Software Logisim]] | ||
| - | * [[https://www.arduino.cc/en/Main/Software|link per scaricare l'IDE per Arduino]] | ||
| - | * [[http://www.atmel.com/tools/ATMELSTUDIO.aspx|link per scaricare Atmel Studio]] | ||
| - | |||
| - | |||
| - | **Testi di Riferimento** | ||
| - | * M. Morris Mano, Charles R. Kime, “Reti Logiche”, Pearson Education Italia, ISBN: 978-8871924618 | ||
| - | * materiale lezioni | ||
| - | </WRAP> | ||
| - | ---- | ||
| - | ===== Esami ===== | ||
| - | <WRAP box round center 95%> | ||
| - | **Date Esami A.A. 2015/2016** | ||
| - | * Consultare ESSE3 | ||
| - | |||
| - | **Regole di esame**: | ||
| - | |||
| - | L'esame di tutto il corso (12 cfu) è composto da due prove scritte (sostenibili nello stesso appello): | ||
| - | |||
| - | * modulo “architettura” | ||
| - | * modulo “reti logiche” | ||
| - | |||
| - | Per superare l'esame e registrare 12 crediti è quindi necessario: | ||
| - | |||
| - | * superare (almeno 18) l'esame del modulo “architettura” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse] | ||
| - | * superare (almeno 18) l'esame del modulo “reti logiche” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse] | ||
| - | |||
| - | Il voto finale è determinato da 50% da “architettura” e 50% da ”reti logiche”. | ||
| - | |||
| - | |||
| - | I risultati dell'esame sono disponibili [[https://drive.google.com/a/unicam.it/folderview?id=0B-8uX1ONSpw6TTZKaTlETjhBVXc&usp=sharing|qui]]. | ||
| - | |||
| - | Nel file "griglia-valutazione-complessiva-AdE-aa2015-2016" (che verrà aggiornato dopo ogni compito) saranno riassunti i voti parziali e totali degli studenti che si presentano agli esami di Architettura degli Elaboratori e Laboratorio negli appelli dell'AA 2015-2016. I dati "parziali" di chi ha sostenuto parti di esame nello scorso anno accademico sono pubblicati nel file "griglia-valutazione-complessiva-agg-13-10-2015" disponibile nella pagina del corso dello scorso anno. | ||
| - | |||
| - | Chi ha iniziato a sostenere le prove di "Laboratorio"/"Reti logiche" lo scorso anno e: | ||
| - | |||
| - | * ha sostenuto la parte "progetto" dell'esame: sostiene lo scritto di "Laboratorio"/"Reti logiche" e segue le regole dell'AA 2014-2015. | ||
| - | * non ha sostenuto la parte "progetto" dell'esame ma ha sostenuto la parte scritta dell'esame di "Laboratorio"/"Reti -logiche": sostiene l'esame con le regole dell'AA 2015-2016 ed è dispensato dal progetto | ||
| - | * non ha sostenuto la parte di "progetto" dell'esame e non ha sostenuto la parte scritta dell'esame di "Laboratorio"/"Reti logiche": sostiene l'esame con le regole dell'AA 2015-2016 ed è dispensato dal progetto. | ||
| - | |||
| - | NOTA BENE: chi sostiene la parte scritta dell'esame di "Laboratorio"/"Reti logiche" nell'AA 2015-2016 troverà domande sul programma dell'AA2015-2016 (quindi anche su Arduino e sua struttura interna). | ||
| - | |||
| - | |||
| - | ** Risultati Esame ** | ||
| - | * N/A | ||
| - | </WRAP> | ||
