Orario delle Lezioni:
Orario Ricevimento:
Architettura degli Elaboratori Comprendere la struttura e il funzionamento di un elaboratore e delle sue diverse parti hardware e software. Conoscere come viene rappresentata e trattata l'informazione nei sistemi di elaborazione e nei diversi livelli gerarchici di astrazione. Conoscere i principi e le tecniche di programmazione dei sistemi ai vari livelli con particolare enfasi alla macchina firmware e assembler. Focalizzare le principali scelte di progetto delle architetture di sistemi, con particolare riferimento al parallelismo ai diversi livelli.
Reti Logiche Saper analizzare criticamente, sulla base delle conoscenze acquisite nella parte teorica, i componenti dei moderni computer disponibili sul mercato. Acquisire competenze sul funzionamento delle architetture a livelli grazie allo sviluppo di semplici circuiti.
Architettura degli Elaboratori Introduzione ai sistemi di calcolo, Evoluzione e prestazioni del calcolatore, Visione ad alto livello delle funzioni e interconnessioni del calcolatore, Memoria Cache, Memoria Interna, Memoria Esterna, Input/output, Aritmetica del Calcolatore, Linguaggi Macchina: caratteristiche e funzioni, Linguaggi Macchina: modi di indirizzamento e formati, Struttura e funzione del processore, Processori RISC, Parallelismo a livello di istruzioni e processori superscalari, Operazioni dell’unità di controllo, Controllo Microprogrammato, Elaborazione Parallela, Processori Multicore.
Reti Logiche Metodologie e tecniche di progetto (di base) per la realizzazione dei dispositivi di elaborazione digitale. Macchine digitali e reti logiche. Codifica delle informazioni - principali codici numerici e alfanumerici. Sintesi e ottimizzazione dei circuiti combinatori. Il concetto di stato nei sistemi digitali. Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali. Reti combinatorie, algebra della commutazione, i principali componenti combinatori: decoder, multiplexer, operatori aritmetici, sintesi minima sintesi basata sulle espressioni generali e sui teoremi di espansione. Reti sequenziali - automi a stati finiti, reti sequenziali asincrone e il FF-SR, reti sequenziali sincrone e il FF-D, reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali: contatori e registri di vario tipo. Composizione di contatori, registri e reti combinatorie programmabili. Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo. Componenti programmabili. Introduzione alle metodologie di progetto automatico (VHDL e ambiente). Introduzione alla programmazione assembler di microcontrollori.
Lezioni
Testi di Riferimento Architettura degli Elaboratori
Testi di Consultazione Architettura Elaboratori
Testi di Riferimento Reti Logiche
L'esame di tutto il corso (12 cfu) è composto da due prove scritte (sostenibili nello stesso appello):
e dalla presentazione di un progetto di “reti logiche”
Per l'assegnazione del progetto durante il corso è necessario registrarsi sull' Elenco gruppi progetto Reti Logiche AA2014-2015. Per l'assegnazione del progetto a corso terminato è necessario rivolgersi al docente via mail. Il progetto è per gruppi di 3 (max 4) persone.
ATTENZIONE: per l'assegnazione durante il corso siete pregati di riempire il foglio entro e non oltre il 10/05/2015.
L'elenco dei progetti è disponibile qui.
Per a relazione del progetto è disponibile il Template.
Alcuni esempi logisim sono disponibili qui.
Per superare l'esame e registrare 12 crediti è quindi necessario:
Il voto finale è determinato da 50% da “architettura” e 50% da ”reti logiche”.
I risultati dell'esame sono disponibili qui