Laboratorio Architettura degli Elaboratori

Docente:

• Francesco De Angelis

Orario delle Lezioni:

• Mercoledì dalle 11 alle 13 (Aula AA1 - Polo Ludovici)
• Giovedì dalle 14 alle 16 (Aula AA1 - Polo Ludovici)

Ricevimento studenti:

• Al termine delle lezioni o previo appuntamento e-mail

Comprendere la struttura e il funzionamento di un elaboratore e delle sue diverse parti hardware e software. Conoscere come viene rappresentata e trattata l'informazione nei sistemi di elaborazione e nei diversi livelli gerarchici di astrazione. Conoscere i principi e le tecniche di programmazione dei sistemi ai vari livelli con particolare enfasi alla macchina firmware e assembler. Focalizzare le principali scelte di progetto delle architetture di sistemi, con particolare riferimento al parallelismo ai diversi livelli.

Saper analizzare criticamente, sulla base delle conoscenze acquisite nella parte teorica, i componenti dei moderni computer disponibili sul mercato. Acquisire competenze sul funzionamento delle architetture a livelli grazie allo sviluppo di semplici programmi in linguaggio macchina e microcodice.

Metodologie e tecniche di progetto (di base) per la realizzazione dei dispositivi di elaborazione digitale. Macchine digitali e reti logiche. Codifica delle informazioni - principali codici numerici e alfanumerici. Sintesi e ottimizzazione dei circuiti combinatori.

Il concetto di stato nei sistemi digitali. Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali. Reti combinatorie, algebra della commutazione, i principali componenti combinatori: decoder, multiplexer, operatori aritmetici, sintesi minima sintesi basata sulle espressioni generali e sui teoremi di espansione.

Reti sequenziali - automi a stati finiti, reti sequenziali asincrone e il FF-SR, reti sequenziali sincrone e il FF-D, reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali: contatori e registri di vario tipo. Composizione di contatori, registri e reti combinatorie programmabili. Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo. Componenti programmabili

Slide del Corso

• Diapositive e materiale allegato disponibile tramite cartella in google drive

Altro

• Software Logisim
• link per scaricare l'IDE per Arduino
• link per scaricare Atmel Studio

Testi di Riferimento

• M. Morris Mano, Charles R. Kime, “Reti Logiche”, Pearson Education Italia, ISBN: 978-8871924618
• materiale lezioni

Date Esami A.A. 2016/2017

• Consultare ESSE3

Regole di esame:

L'esame di tutto il corso (12 cfu) è composto da due prove scritte (sostenibili nello stesso appello o in appelli separati):

• modulo “architettura”
• modulo “reti logiche”

Per superare l'esame e registrare 12 crediti è quindi necessario:

• superare (almeno 18) l'esame del modulo “architettura” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse]
• superare (almeno 18) l'esame del modulo “reti logiche” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse]

Il voto finale è determinato da 50% da “architettura” e 50% da ”reti logiche”.

I risultati dell'esame sono disponibili qui.

Nel file “griglia-valutazione-complessiva-AdE-aa2016-2017” (che verrà aggiornato dopo ogni esame) saranno riassunti i voti parziali e totali degli studenti che si presentano agli esami di Architettura degli Elaboratori e Laboratorio negli appelli dell'AA 2016-2017. I dati “parziali” di chi ha sostenuto parti di esame nello scorso anno accademico sono pubblicati nel file “griglia-valutazione-complessiva-AdE-aa2015-2016” disponibile nella pagina del corso dello scorso anno.

Risultati Esame

• I risultati di ogni singolo esame sono disponibili qui.
• I risultati finali (con i voti verbalizzabili evidenziati in giallo) sono disponibili qui.