Architettura degli Elaboratori e Reti Logiche AA2014-2015

News

  • 30/04/2015 - Online il foglio per la richiesta del progetto che sarà assegnato a metà maggio. Controllate nella sezione “Esame”
  • 08/04/2015 - La lezione del giorno 9/4 non ci sarà.
  • 02/03/2015 - Le lezioni del modulo di Reti Logiche inizieranno il giorno 11/03/2015.
  • 02/03/2015 - Per il giorno 12/03 è previsto in via del tutto straordinaria un nuovo appello di Architettura degli Elaboratori durante l'orario di Lezione (Aula da definire, ve ne dò informazione qui + mail agli iscritti su esse3)
  • Fine del corso modulo di Architettura
  • 13/01/2015 - Le lezioni del 14/01 e del 15/01 non ci saranno. Si riprende la settimana successiva
  • 02/12/2014 - Le lezioni del 3/12 e del 4/12 non ci saranno. Si riprende la settimana successiva
  • 16/10/2014 - Prima lezione del corso

Informazioni Generali

Orario delle Lezioni:

  • Mercoledi dalle 15 alle 17 (Aula magna Polo Granelli)
  • Giovedi dalle 11 alle 13 (Aula magna Polo Granelli)
  • Mercoledi dalle 11 alle 13 (Aula magna Polo Granelli)
  • Giovedi dalle 9 alle 11 (Aula magna Polo Granelli)

Orario Ricevimento:

  • Al termine delle lezioni o previo appuntamento e-mail

Obiettivi

Architettura degli Elaboratori Comprendere la struttura e il funzionamento di un elaboratore e delle sue diverse parti hardware e software. Conoscere come viene rappresentata e trattata l'informazione nei sistemi di elaborazione e nei diversi livelli gerarchici di astrazione. Conoscere i principi e le tecniche di programmazione dei sistemi ai vari livelli con particolare enfasi alla macchina firmware e assembler. Focalizzare le principali scelte di progetto delle architetture di sistemi, con particolare riferimento al parallelismo ai diversi livelli.

Reti Logiche Saper analizzare criticamente, sulla base delle conoscenze acquisite nella parte teorica, i componenti dei moderni computer disponibili sul mercato. Acquisire competenze sul funzionamento delle architetture a livelli grazie allo sviluppo di semplici circuiti.

Contenuti

Architettura degli Elaboratori Introduzione ai sistemi di calcolo, Evoluzione e prestazioni del calcolatore, Visione ad alto livello delle funzioni e interconnessioni del calcolatore, Memoria Cache, Memoria Interna, Memoria Esterna, Input/output, Aritmetica del Calcolatore, Linguaggi Macchina: caratteristiche e funzioni, Linguaggi Macchina: modi di indirizzamento e formati, Struttura e funzione del processore, Processori RISC, Parallelismo a livello di istruzioni e processori superscalari, Operazioni dell’unità di controllo, Controllo Microprogrammato, Elaborazione Parallela, Processori Multicore.

Reti Logiche Metodologie e tecniche di progetto (di base) per la realizzazione dei dispositivi di elaborazione digitale. Macchine digitali e reti logiche. Codifica delle informazioni - principali codici numerici e alfanumerici. Sintesi e ottimizzazione dei circuiti combinatori. Il concetto di stato nei sistemi digitali. Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali. Reti combinatorie, algebra della commutazione, i principali componenti combinatori: decoder, multiplexer, operatori aritmetici, sintesi minima sintesi basata sulle espressioni generali e sui teoremi di espansione. Reti sequenziali - automi a stati finiti, reti sequenziali asincrone e il FF-SR, reti sequenziali sincrone e il FF-D, reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali: contatori e registri di vario tipo. Composizione di contatori, registri e reti combinatorie programmabili. Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo. Componenti programmabili. Introduzione alle metodologie di progetto automatico (VHDL e ambiente). Introduzione alla programmazione assembler di microcontrollori.

Materiale Didattico

Lezioni

  • Diapositive e materiale allegato disponibile tramite cartella in google drive

Testi di Riferimento Architettura degli Elaboratori

  • William Stallings, “Architettura e organizzazione dei calcolatori. Progetto e prestazioni (8ed)”, Pearson Education Italia, ISBN: 978-8871925974

Testi di Consultazione Architettura Elaboratori

  • Andrew S. Tanenbaum, “Architettura dei calcolatori. Un approccio strutturale (5ed)”, Pearson Education Italia, ISBN: 978-8871922713

Testi di Riferimento Reti Logiche

  • M. Morris Mano, Charles R. Kime, “Reti Logiche”, Pearson Education Italia, ISBN: 978-8871924618

Esame

L'esame di tutto il corso (12 cfu) è composto da due prove scritte (sostenibili nello stesso appello):

  • modulo “architettura”
  • modulo “reti logiche”

e dalla presentazione di un progetto di “reti logiche”

Per l'assegnazione del progetto durante il corso è necessario registrarsi sull' Elenco gruppi progetto Reti Logiche AA2014-2015. Per l'assegnazione del progetto a corso terminato è necessario rivolgersi al docente via mail. Il progetto è per gruppi di 3 (max 4) persone.

ATTENZIONE: per l'assegnazione durante il corso siete pregati di riempire il foglio entro e non oltre il 10/05/2015.

L'elenco dei progetti è disponibile qui.

Per a relazione del progetto è disponibile il Template.

Alcuni esempi logisim sono disponibili qui.

Per superare l'esame e registrare 12 crediti è quindi necessario:

  • superare (almeno 18) l'esame del modulo “architettura” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse]
  • superare (almeno 18) l'esame del modulo “reti logiche” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse]
  • consegnare/discutere il progetto e contestualmente sostenere l'orale

Il voto finale è determinato da 50% da “architettura” e 50% da ”reti logiche”.

I risultati dell'esame sono disponibili qui

Date appelli

  • Consultare ESSE3