Teoria Architettura degli Elabotatori

Docente:

• Diletta Romana Cacciagrano

Orario delle Lezioni:

• Martedì 15 - 17 (Aula E. W. Dijkstra)
• Venerdì 11 - 13 (Aula E. W. Dijkstra)

Ricevimento studenti:

• Su domanda e concordato tramite comunicazione email.

Comprendere la struttura e il funzionamento di un elaboratore e delle sue diverse parti hardware e software. Conoscere come viene rappresentata e trattata l'informazione nei sistemi di elaborazione e nei diversi livelli gerarchici di astrazione. Conoscere i principi e le tecniche di programmazione dei sistemi ai vari livelli con particolare enfasi alla macchina firmware e assembler. Focalizzare le principali scelte di progetto delle architetture di sistemi, con particolare riferimento al parallelismo ai diversi livelli.

Saper analizzare criticamente, sulla base delle conoscenze acquisite nella parte teorica, i componenti dei moderni computer disponibili sul mercato. Acquisire competenze sul funzionamento delle architetture a livelli grazie allo sviluppo di circuiti digitali e semplici programmi che facciano uso di microcontrollori.

1. Sistemi a livelli.
2. Principi di parallelismo e cooperazione (validi a tutti i livelli), prestazioni.
3. Aritmetica del Calcolatore.
4. Logica Digitale, Processori, gerarchie di memorie, comunicazioni, dispositivi.
5. Architettura dell'unità centrale e dei dispositivi di ingresso-uscita.
6. Memoria a più livelli
7. Parallelismo a livello di istruzioni.
8. Multiprocessori e multicalcolatori.

1. Metodologie e tecniche di progetto (di base) per la realizzazione dei dispositivi di elaborazione digitale.
2. Macchine digitali e reti logiche. Codifica delle informazioni - principali codici numerici e alfanumerici. Sintesi e ottimizzazione dei circuiti combinatori.

1. Il concetto di stato nei sistemi digitali. Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali.
2. Reti combinatorie, algebra della commutazione, i principali componenti combinatori: decoder, multiplexer, operatori aritmetici, sintesi minima sintesi basata sulle espressioni generali e sui teoremi di espansione.

1. Reti sequenziali - automi a stati finiti, reti sequenziali asincrone e il FF-SR, reti sequenziali sincrone e il FF-D, reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali: contatori e registri di vario tipo.
2. Composizione di contatori, registri e reti combinatorie programmabili.
3. Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo.
4. Componenti programmabili

Slide del Corso

Testi di Riferimento

• William Stallings, “Architettura e organizzazione dei calcolatori. Progetto e prestazioni (8ed)”, Pearson Education Italia, ISBN: 978-8871925974

• Mano M. Morris, Charles R. Kime, “Reti logiche (4ed)”, Pearson Education Italia, ISBN: 978-8871924618

Date Esami A.A. 2015/2016

• 1a sessione
• 2a sessione
• 3a sessione
• 4a sessione

Regole di esame:

• Prove scritte parziali e finali, sviluppo e documentazione di un semplice progetto, colloquio orale finale.

Risultati Esame

• N/A