This is an old revision of the document!

Architettura degli Elaboratori

News

  • 06/04/2021: RIPRESA LEZIONI IN PRESENZA: Si conferma che da mercoledì 07/04, le lezioni saranno tenute in presenza.
  • 06/03/2021: COMUNICAZIONE DI SERVIZIO: A seguito della sospensione delle attività didattiche IN PRESENZA e delle altre disposizioni di contenimento e gestione dell’emergenza epidemiologica da COVID-19, al fine di rendere più efficace la lezione a distanza, vengono pubblicate in anticipo le slides oggetto della lezione stessa.
  • 01/03/2021: COMUNICAZIONE DI SERVIZIO: Si comunica che, per esigenze logistiche, l'orario di inizio delle prossime lezioni per i giorni di lunedi e mercoledi, è posticipato alle ore 14:30, con termine previsto alle 17:30.

Informazioni Generali

Docente:

  • Massimo Trojani

Link ESSE3

Orario delle Lezioni:

  • Lunedì 14:30-17:30
  • Mercoledì 14:30-17:30

Ricevimento studenti:

  • Al termine delle lezioni o previo appuntamento e-mail

Per info veloci sul corso relativamente e lezioni e eventuali spostamenti

  • Consultare le NEWS nella presente pagina

Obiettivi del Corso

Comprendere la struttura e il funzionamento di un elaboratore e delle sue diverse parti hardware e software. Conoscere come viene rappresentata e trattata l'informazione nei sistemi di elaborazione e nei diversi livelli gerarchici di astrazione. Conoscere i principi e le tecniche di programmazione dei sistemi ai vari livelli con particolare enfasi alla macchina firmware e assembler. Focalizzare le principali scelte di progetto delle architetture di sistemi, con particolare riferimento al parallelismo ai diversi livelli.

Saper analizzare criticamente, sulla base delle conoscenze acquisite nella parte teorica, i componenti dei moderni computer disponibili sul mercato. Acquisire competenze sul funzionamento delle architetture a livelli grazie allo sviluppo di circuiti digitali e semplici programmi che facciano uso di microcontrollori.

Contenuti del Corso

  1. Sistemi a livelli.
  2. Principi di parallelismo e cooperazione (validi a tutti i livelli), prestazioni.
  3. Aritmetica del Calcolatore.
  4. Logica Digitale, Processori, gerarchie di memorie, comunicazioni, dispositivi.
  5. Architettura dell'unità centrale e dei dispositivi di ingresso-uscita.
  6. Memoria a più livelli
  7. Parallelismo a livello di istruzioni.
  8. Multiprocessori e multicalcolatori.
  1. Metodologie e tecniche di progetto (di base) per la realizzazione dei dispositivi di elaborazione digitale.
  2. Macchine digitali e reti logiche. Codifica delle informazioni - principali codici numerici e alfanumerici. Sintesi e ottimizzazione dei circuiti combinatori.
  1. Il concetto di stato nei sistemi digitali. Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali.
  2. Reti combinatorie, algebra della commutazione, i principali componenti combinatori: decoder, multiplexer, operatori aritmetici, sintesi minima sintesi basata sulle espressioni generali e sui teoremi di espansione.
  1. Reti sequenziali - automi a stati finiti, reti sequenziali asincrone e il FF-SR, reti sequenziali sincrone e il FF-D, reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali: contatori e registri di vario tipo.
  2. Composizione di contatori, registri e reti combinatorie programmabili.
  3. Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo.
  4. Componenti programmabili

Materiale

Slide del Corso

  • Diapositive e materiale allegato disponibili SOLO PER UTENTI REGISTRATI UNICAM su cartella Google Drive

Altro

Testi di Riferimento

  • William Stallings, “Architettura e organizzazione dei calcolatori. Progetto e prestazioni (8ed)”, Pearson Education Italia, ISBN: 978-8871925974
  • John Hennessy, David Patterson - Computer Architecture (6th Edition) - A Quantitative Approach - Morgan Kaufmann 2017 - eBook ISBN: 9780128119068 Paperback ISBN: 9780128119051
  • Mano M. Morris, Charles R. Kime, - “Reti logiche (5ed)” - Pearson Education Italia, ISBN: 978-8891905819
  • William Stallings - Computer Organization and Architecture - Designing for Performance, 10th (11th) Edition - Pearson - ISBN: 978-9332570405

Esami

Date Esami A.A. 2019/2020

  • Consultare ESSE3

Chi non si iscrive all'esame su esse3 NON sostiene l'appello! Di norma le iscrizioni chiudono 2 giorni prima dell'esame. Nei due giorni di chiusura è comunque possibile mandare una mail al docente per essere registrati. Questo perché le registrazioni su carta il giorno dell'esame generano solo confusione.

Le date di appello sono esclusivamente quelle presenti a inizio anno accademico su ESSE3. Siete pregati di organizzarvi come meglio credete per la partecipazione alla prova d'esame.

REGOLE ESAME VIGENTI DA AA 18-19 per esame da 9 cfu e 12 cfu

L'esame di “teoria + laboratorio” sarà svolto in un unico appello senza più la possibilità di mantenere una o l'altra parte. Si sostengono le due parti insieme e si ottiene un solo voto.

Il voto registrabile è il voto >=18 che si ottiene nell'ultimo appello in cui ci si è iscritti, presentati e di cui si è consegnato il compito. Se si supera un esame, non si registra e si risostiene l'esame a un appello successivo prendendo un voto piu basso (o non superando l'appello) NON è possibile più registrare il voto originale!

GESTIONE TRANSITORIA per chi negli anni passati ha sostenuto con voto >=18 solo teoria o solo laboratorio: per voi valgono le regole precedenti e potete sostenere solo la parte mancante per poter poi effettuare la media. Per completezza potere controllare gli elenchi presenti online nella cartella google (raggiungibile sempre a partire dalla wiki).

Si avvisa che non saranno più corretti compiti che non riportano scritto il nome in maniera leggibile (ossia in semplice stampatello maiuscolo). Nè compiti del tutto o in parte scritti a matita!

VECCHIE Regole di esame SOLO PER CHI HA GIA SOSTENUTO UNA DELLE DUE PARTI SINGOLARMENTE per l'esame da 12 cfu:

L'esame di tutto il corso è composto da due prove scritte (sostenibili nello stesso appello o in appelli separati):

  • modulo “architettura”
  • modulo “laboratorio“ (conosciuto anche come “reti logiche”)

Per superare l'esame e registrare il voto è quindi necessario:

  • superare (almeno 18) l'esame del modulo “architettura” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse]
  • superare (almeno 18) l'esame del modulo “laboratorio” (scritto) [oppure averlo superato negli anni passati scritto o orale che fosse]

PER CHI DEVE SOSTENERE L'ESAME DA 12 CFU 50% “architettura” e 50% da ”reti logiche”

Risultati Esame